“芯片的世界已经不能再变得更小了。”过去几年你可能多次听说半导体的小型化已接近极限。晶体管已经大到可以计算出原子的数量，再缩小它们就会碰上物理壁垒。
然而，一场运动已经开始尝试克服这一障碍，其想法是“垂直生长而不是水平生长”。就建筑物而言，这个想法是，如果你无法再扩大土地，你可以将其堆叠起来。 IBM 这次展示的正是实现这一目标的技术。除了数字的影响之外，有趣的是围绕“如何制造东西”的思维转变。这个故事其实和日本的北方大地有关。
2026 年 6 月 25 日，IBM 宣布推出全球首款 1 纳米以下 (nm) 芯片技术。它采用 0.7 纳米（7 埃）节点晶体管架构，将约 1000 亿个晶体管集成到指甲盖大小的芯片中。这几乎是 2021 年宣布的 2nm 芯片密度的两倍，与 2nm 节点芯片相比，预计可实现高达 50% 的性能提升或 70% 的能效提升。
这一成就归功于一种名为“nanostack”的基于三维纳米片的设计，并且在 VLSI 2026 上发表的研究表明 SRAM 的小型化程度达到了 40%。该研究将在纽约奥尔巴尼的一家工厂与泛林研究公司和东京电子合作进行，ASML开发的高数值孔径EUV（高NA EUV）设备也将发挥重要作用。
IBM 研究总监 Jay Gambetta 在公告中评论道，该公司最早将在未来五年内进行大规模生产。
【编辑部评论】
虽然 IBM 宣布的“亚 1 纳米”一词具有很强的影响力，但首先需要仔细理清它的含义。这里提到的“0.7nm”和“7埃”是并不意味着芯片上的某些东西实际上是 0.7 纳米宽。在半导体行业，节点名称几十年来不再指代物理尺寸，现在被用作指示“几代制造技术”的标签。 IBM自己已经明确表示过这一点。
那么什么是“真实”呢？可以确定的是密度。指甲盖大小的芯片上安装了大约 1000 亿个晶体管，几乎是 2021 年 2nm 芯片的两倍。——这个事实是本文的核心。
其关键是一种称为“纳米堆栈”的新晶体管结构。到目前为止，晶体管一直并排排列在平坦的表面上。近年来，它已演变成一种称为“纳米片”的环栅（GAA）结构，支持目前台积电和三星量产的2纳米一代。 IBM在2015年提出了纳米片GAA的概念，并在2017年实验演示了世界上第一个堆叠型。2021年，我们宣布了世界上第一个基于该技术的2nm节点芯片。
Nanostack 是下一步。晶体管不是并排放置，而是垂直交错堆叠。这个想法是将一个单层住宅区改造成一座高层建筑。。相同的建筑空间可以容纳更多的“房间”——这就是增加密度的本质。在业界，这个方向被广泛称为“CFET（互补FET）”，英特尔、三星、台积电也在进行研究。然而，虽然IBM使用的是一次构建一层的“顺序”方法，但其他三个公司的目标是同时构建顶部和底层的“整体”方法。即使对于相同的 3D 堆叠也有不同的方法不要错过重点。
技术支持也有一定水平。这次，IBM 通过使用超薄电介质结的 CMOS 集成验证、双通道操作以及功能性 CMOS 反相器操作验证，证明了“它可以在物理上创建，并且可以实际计算”。特别值得注意的是VLSI 2026上宣布的SRAM小型化40%。SRAM用于处理器缓存，但据说在从3nm到2nm世代的过渡中，它仅缩小了几个百分点。这是大约10年来的首次重大改进。。这一点对于生成型人工智能操作具有实际意义，因为内存带宽往往是瓶颈。
另一方面，也有一些明确的要点需要冷静对待。IBM并不是一家自行批量生产先进逻辑芯片的公司。。我们的职责是创建架构并与台积电、三星和英特尔等代工厂以及日本 Rapidus 等合作伙伴分享我们的知识。 Gambetta 尚未透露他计划如何将纳米堆叠商业化，但表示目前他将专注于支持 2nm 纳米片技术的大规模生产。换句话说，这个公告并不是“有人可以立即购买的产品”。证明“前方的道路是开放的”这么理解是准确的。
时间轴感也很重要。 IBM 于 2021 年发布了 2nm 芯片，现在大约五年后，量产就在眼前了。此次，IBM表示正在寻找最早在未来五年内实现量产的道路，但过往的进展告诉我们，“从演示到量产还需要相当长的时间”。
这一公告对日本读者的影响并不遥远。总部位于北海道千岁市的 Rapidus 计划在获得 IBM 技术设计许可后于 2027 年开始大规模生产 2nm 芯片。。 IBM 已于 2025 年开始制造测试晶圆，IBM 路线图的前沿与日本试图恢复其半导体地位密切相关。
从长远来看，这一结果可以解读为IBM对“摩尔定律结束了吗？”这一问题的回应。随着微型化接近原子尺寸的墙壁，通过将我们的思维从水平收缩转向垂直堆叠，我们至少可以在未来 10 年继续提高性能。——这就是我想要展示的就是这个公告的历史意义。结合 Anderon Quantum Foundry Initiative 阅读时，您可以从经典和量子角度了解 IBM 涵盖“下一代计算基础设施”的战略概要。
最后，我想谈谈潜在的风险。三维堆叠，例如nanostack，随着制造工艺变得更加复杂，确保成品率（良品率）变得更加困难，并且存在成本增加的担忧。。实现这一点需要昂贵的制造设备，例如ASML的高数值孔径EUV（高NA EUV）设备。技术示范与经济上可行的大规模生产之间仍存在很大差距。我们相信，准确报告未来的最佳方式是放眼远方，而不是被公告的魅力所迷惑。
【术语解释】
亚 1 纳米 (亚 1nm)
该术语指的是 1 纳米（十亿分之一米）以下的世代。然而，需要注意的是，当前的节点名称是指示制造技术“世代”的标签，而不是实际的物理尺寸。
纳米 (nm)/埃
一纳米是十亿分之一米。埃是长度单位，是其十分之一（0.1 nm）。一个原子的大小约为几埃，术语“7埃=0.7纳米”用于象征原子级的精细度。
纳米堆栈
IBM 发布了一种新的晶体管结构。这是业界首个基于 3D 纳米片的设计，将晶体管垂直堆叠而不是并排堆叠，并交错排列以提高集成密度。
纳米片
当前最先进的晶体管结构。它是一种栅极全方位包围沟道（GAA）的类型，IBM于2015年提出了这一概念，并于2017年展示了堆叠型。台积电支持三星的2nm一代。
晶体管
放大和切换电信号的芯片的基本组件。先进的芯片将数百亿个晶体管集成到一个设备中。
CFET（互补 FET）
垂直堆叠 NFET 和 PFET 的下一代晶体管概念。大致分为IBM的“顺序”方式和Intel、三星、台积电追求的“单片”方式。
CMOS反相器
逻辑电路最基本的组成部分之一。其正确工作的事实被认为证明该结构实际上可以用于计算。
静态随机存储器
用于处理器缓存等的高速内存。近几代小型化速度放缓，内存带宽往往成为生成式AI计算的瓶颈，因此这一改进意义重大。
3D逐次集积（3D sequential integration）
一种垂直堆叠电路层而不是将它们排列在平坦表面上的方法。这是支持增加nanostack密度的核心技术。
高数值孔径 EUV（高数值孔径极紫外光刻）
下一代曝光技术，使用极紫外光绘制更精细的电路。它由 ASML 开发，被认为对于 1 纳米以下一代制造至关重要。
节点（进程节点）
表示半导体制造技术的世代的名称。过去，它对应于布线间距等物理尺寸，但现在它是用于区分代际的营销名称。
屈服
已制造芯片中正常运行的无缺陷芯片的百分比。工艺越复杂，例如 3D 层压，其固定就越困难，这会影响批量生产成本。
摩尔定律
根据经验，半导体的密度大约每两年就会翻一番。随着小型化接近其物理极限，其可持续性长期以来一直备受争议。
[参考链接]
IBM 研究博客（Nanostack 解释）（外部）
IBM Research 的官方解释。本书从开发者的角度介绍了Nanostack的设计理念和技术背景。
IBM（官方网站）（外部）
IBM官网，涉及混合云、AI、量子计算、半导体研究等。
安德隆（官方网站）（外部）
IBM公布的全球首家专用量子代工厂Anderon官网。负责量子晶圆制造。
ASML（官方网站）（外部）
一家独家供应先进芯片制造所必需的EUV/高NA EUV光刻设备的设备制造商。
Rapidus（官方网站）（外部）
总部位于北海道千岁市的日本半导体制造商。目标是采用 IBM 授权技术实现 2nm 量产。
VLSI研讨会（官方网站）（外部）
这项技术成果是在涉及器件技术和电路技术的国际半导体会议上宣布的。
[参考文章]
IBM推出全球首个亚1纳米芯片技术（Tech Times）（外部）
解释一下节点名称不是物理维度。他提到IBM不是一家大规模生产公司，而是一家技术提供商。
IBM宣布推出全球首款采用nanostack技术的亚1纳米芯片，使晶体管密度翻倍（TweakTown）（外部）
一篇文章解释了 SRAM 40% 小型化是大约 10 年来的首次改进，并总结了主要数据。
CFET：IBM 计划押注 Sequential Nanostack Power（IEEE Spectrum）（外部）
这篇文章对 IBM 的“顺序”方法与其他三个公司的“整体”方法之间的差异进行了技术解释。
IBM展示亚1纳米芯片，目标5年内量产（EE Times）（外部）
半导体专业媒体文章介绍nanostack的结构以及IBM与日本Rapidus的合作关系。
IBM发布0.7nm工艺节点，推出NanoStack（超越摩尔）（外部）
一篇文章专门报道了Rapidus千岁工厂的情况，并计划在2027年开始量产。
推出首款亚1纳米节点芯片（IBM 研究博客）（外部）
从开发团队的角度描述薄电介质晶圆键合和密度加倍方面突破的主要信息。
[相关文章]
NEDO批准Rapidus 2026财年计划——日本半导体复兴正处于2027年量产的关键阶段
解释Rapidus在IBM技术授权下于2027年实现2nm量产。这支持了本文与日本的联系点。
台积电公布A13工艺——2029年量产 面积较A14减少6%，AI时代半导体路线图全貌
整理各公司的小型化策略，如nanosheet GAA、High NA EUV等。这可以与 IBM 的垂直堆叠答案形成对比。
IBM 推出首款量子处理器“Nighthawk”——实现创纪录的相干时间，到 2026 年底实现量子优势
有关 IBM 量子路线图的详细信息。它强化了 IBM 在经典和量子领域构建计算基础的总体愿景。
[编者后记]
当我关注这项技术时，最让我感动的不是性能数据或“世界第一”的称号。而是人们在碰壁时的想法和态度。
当水平缩小变得越来越困难时，你通常会停下来想，“我已经达到了我的极限。”然而，我将视线转移了90度并再次思考，“我应该把它堆在上面。”这似乎是显而易见的，但必须经过大量的尝试和错误才能将其变成实际可以生产的形式。纵观技术史，这些“视角改变”的时刻已经多次改变了进程。 FinFET、纳米片，现在是纳米堆叠。每次一堵墙出现，我就再次感觉到有人在从不同的角度寻找门。
同时，我们必须记住，这仍然是一种已经在实验室中得到证明的“可能性”。在一个产品真正走上量产线，到达我们手中的设备之前，还有很多不起眼却很沉重的问题等待着我们，比如良率、成本等。公平地说，在光鲜亮丽的公告背后，还有很长的路要走。
还有一件事。事实上，这个故事不仅仅是发生在遥远的美国研究所的事件，而是与正在北海道千岁市进行2nm量产的Rapidus直接相关。尖端半导体技术在某种程度上与我们所生活的国家的未来息息相关。当你这样思考时，新闻的感觉就会发生一些变化。您认为这一步代表着什么样的未来？我希望我们能够继续看看这件事的走向。